¿Cómo evitar que se produzca un error en el PMOS del lado alto?

0

Quiero usar un PMOS-Transistor como un interruptor de lado alto así:

simular este circuito : esquema creado usando CircuitLab

Pero cuando probé este circuito en una placa de pruebas, siempre había un pequeño pico de voltaje en la salida, cuando el 12V estaba encendido. Dado que esto se usará como una señal de control para dispositivos externos, no debe fallar cuando se enciende.

¿Hay algo que pueda hacer para mejorar este circuito? O son PMOS-Transistors completamente inadecuados para este propósito. Ya pensé en usar NMOS, pero luego tendría que agregar una bomba de carga para obtener más de 12 V, lo que agregaría una cantidad indeseable de costo y complejidad.

Ya que no tengo que generar mucha corriente (/ la caída de voltaje no es tan relevante), ¿ayudaría usar BJT en su lugar?

ACTUALIZAR :

Hice algunas mediciones más y la amplitud y duración del pico es proporcional a la resistencia de carga. La eliminación de M2 no cambió el resultado.

Esto significa que esta no es una solución adecuada para mí porque la resistencia a la carga puede ser muy alta. Con R_Load > 10k , el voltaje de salida ni siquiera baja a 0V.

Entonces, la verdadera pregunta parece ser: ¿cuáles son las alternativas? ¿BJTs?

ACTUALIZACIÓN 2:

La pregunta no es por qué sucede esto (sé que sucede porque se necesitan algunos microsegundos para cargar la puerta), sino cómo prevenirla. Otro transistor PMOS no ayudará, ya que podría hacer que el problema sea menos grave, pero seguirá existiendo. Especialmente con cargas ligeras.

Nuevamente, mi pregunta: ¿Puedo mejorar esto de alguna manera? ¿Qué sucede si sustituyo M1 con un transistor PNP y una resistencia de base (no tengo uno para probar en este momento)?

    
pregunta Karsten

0 respuestas

Lea otras preguntas en las etiquetas