problema de visualización del segmento del ánodo 7 común

Navega tus respuestas
0

Mi objetivo es tener una pantalla de 7 segmentos que muestre el número de 0 a 3 en secuencia y repetir el ciclo.

Tengo un temporizador 555 que se alimenta a un 7474 (doble flip flop d) cuyas salidas Q1 y Q2 me dan: {00, 01, 10, 11}.

Lo conecté a un decodificador de 7447 bcd que alimenta una pantalla de segmento de ánodo 7 común.

De todos modos, la pantalla está cambiando pero está produciendo algunos símbolos divertidos.

La pantalla de 7 segmentos es un ánodo común y el modelo es ECG 3052. Aquí hay alguna información sobre él:

Conectéel7447deestamanera:

Ahora, hay dos cosas que mencionar:

  1. No estoy usando las entradas C y D en el 7447. Para evitar entradas flotantes, ¿uso resistencias de subida / bajada?

  2. Hay 2 ánodos comunes en el ECG 3052. ¿Puedo usar uno e ignorar el otro? ¿Me lo até en algún lugar? ¿Qué pasa con los pines que no estoy usando (como el punto decimal)?

Si alguien pudiera ayudarme a entender cómo conectar la pantalla de 7 segmentos, lo apreciaría mucho.

Como dije, mi objetivo es hacer que la pantalla muestre 0 o 3 en secuencia y luego repetirse.

Amablemente,

    
pregunta Jozurcrunch

1 respuesta

0

Puede simplemente conectar a tierra C y D para obtener un '0' lógico, de lo contrario, TTL se comportará como si las entradas estuvieran en el '1' lógico.

/ LT y / RBI deben estar atados alto, pero se supone que las entradas TTL no están vinculadas a Vcc, en su lugar, puede vincularlas a Vcc a través de una resistencia de 1K. Haga lo mismo con todas las entradas, ya sea atándolas a tierra o de Vcc a 1K, no deje las entradas flotantes. Aunque parecerá que funciona si se supone que las entradas son altas, la inmunidad al ruido se verá comprometida sin un pull-up.

Puedes usar una de las conexiones de ánodo, están unidas internamente.

Debería tener resistores de valor apropiados en serie con cada una de las salidas de segmento, por supuesto.

    
respondido por el Spehro Pefhany

Lea otras preguntas en las etiquetas

Xilinx Vivado WebPack 2016.3 - ¡la síntesis no se detiene! ¿Por qué el efecto de capacitancia se modela como rama de admisión y no como impedancia en serie en los circuitos de línea de transmisión?