Lectura de ráfaga de página completa de respaldo completo desde SDRAM

0

Estoy diseñando un sistema de video basado en un microcontrolador, y estoy considerando usar SDRAM (~ 100MHz) para la memoria intermedia externa de cuadros. (Mi microcontrolador tiene una gran cantidad de E / S para los buses de datos y direcciones y las líneas de control, y puede emitir señales síncronas en todo el bus a 100 MHz).

Mi pregunta es esta : ¿Es posible transmitir continuamente datos desde uno o más chips SDRAM usando lecturas "consecutivas" de página completa? (Una sola lectura de ráfaga de página completa es de 256 palabras y estoy usando una palabra por píxel. Para generar una línea de escaneo completa sin interrupción, necesitaría una lectura más larga para acomodar resoluciones horizontales de más de 256 píxeles).

Por ejemplo, considere la Alliance AS4C2M32S 2Mx32bit SDRAM . Tiene cuatro bancos internos de 512K palabras cada uno. Leí la hoja de datos (más de una vez), pero no está claro si puedo emitir una nueva selección de banco justo antes del final de una lectura de ráfaga de página completa, seguida de un nuevo comando de lectura de ráfaga, por lo que la secuencia de datos de salida continuar sin interrupción entre el final de la primera lectura y el comienzo de la siguiente. Si puedo encadenar cuatro de estas lecturas, debería poder leer 1024 palabras (píxeles) de una vez; estos se enviarán directamente a un DAC de video.

Soy consciente de la complejidad de la implementación de los controladores DRAM, y también soy consciente de otros tipos de RAM (como los de doble puerto o VRAM) que están obsoletos. Esta pregunta no es sobre eso. También me doy cuenta de que muchas MCU también vienen con GPU integradas (como en la plataforma Raspberry Pi); sin embargo, tengo la intención de hacer esto "desde cero" por razones personales.

Simplemente quiero saber si alguien con experiencia en SDRAM de bajo nivel sabe si es posible encadenar sin interrupciones lecturas de ráfagas de páginas completas consecutivas para un flujo continuo de datos. (Espero encajar en las operaciones de actualización durante los intervalos de borrado ...)

    

1 respuesta

0

Acabo de leer la hoja de datos (otra vez) y encontré el siguiente párrafo (página 6), que de alguna manera me había perdido antes:

  

... La SDRAM tiene cuatro bancos internos en el mismo chip y comparte parte de   el circuito interno para reducir el área de viruta; por lo tanto restringe el   Activación continua de los dos bancos. tRRD (min.) especifica el   Tiempo mínimo requerido entre la activación de diferentes bancos. ...

Esto parece significar que la respuesta a mi pregunta es no . Sin embargo, tal vez todavía pueda lograr una "transmisión continua ininterrumpida" utilizando dos o más chips SDRAM en el mismo bus y entrelazando lecturas.

    
respondido por el Kevin H. Patterson

Lea otras preguntas en las etiquetas