Estoy tratando de entender la especificación de HDMI para mi proyecto de juguete en Zybo. Estoy tratando de entender cuando recibo las señales HSync y VSync.
¿También obtendré un VSync sin HSync o estarán separados?
Según Versión 1.4a de la especificación HDMI, la longitud de Vsync es de 5 líneas. Cada línea tiene Hactive + Hblank ciclos de reloj (por ejemplo, 1920 + 830 para 1080p / 24Hz fp). La longitud de Hsync cambia entre 40 y 44 ciclos de reloj para los formatos de video 3D.
De hecho, los diseñadores no deben confiar en las longitudes de las señales Vsync y Hsync . Un enfoque común es generar internamente pulsos de un solo ciclo cuando las señales entrantes se activan o se desactivan. Además, algunos dispositivos no envían la señal Hsync . Esto no cumple con el estándar, pero es una realidad.
Finalmente encontré la respuesta en fpga4fun , que contiene la implementación de la fuente:
wire hSync = (CounterX>=656) && (CounterX<752);
wire vSync = (CounterY>=490) && (CounterY<492);
wire DrawArea = (CounterX<640) && (CounterY<480);
Parece que hSync y vSync se mantienen altos para toda el área fuera de la pantalla. Por lo tanto, el receptor HDMI debe aceptar eso.