Estoy intentando dibujar un diseño para el inversor y no estoy seguro de cuántos contactos se colocarán en la región de difusión de NMOS y PMOS y cuál es la razón detrás de la selección de ese número particular de contactos.
Estoy usando la herramienta Cadence Virtuoso para la edición de diseño
Por lo general, es una cuestión de cuántos contactos puede ajustar sin violar las reglas de DRC.
Para un inversor pequeño que usa transistores de tamaño mínimo, uno o dos contactos por drenaje / fuente / compuerta a menudo es suficiente. Pero la confiabilidad de la fabricación puede mejorar cuando se usan 2 contactos. Eso podría aumentar el tamaño de la celda, por lo que en muchas bibliotecas de puertas lógicas solo se usa un contacto.
Hay muchos compromisos a considerar cuando se diseñan circuitos, incluidos los circuitos lógicos. El diseño "ideal" no existe. Del mismo modo, no hay un número "ideal" de contactos para colocar. Siempre es un compromiso. Solo los diseñadores con experiencia saben lo que hace un buen compromiso.
La elección del número de contactos depende de su densidad actual (en los procesos más grandes, la regla era de 0,5 mA por contacto) y la medida en la que necesita el FETS para poder realizarlo.