¿Un microcontrolador pequeño y económico capaz de SSP de alta velocidad?

Navega tus respuestas
5

Estoy buscando un pequeño microcontrolador que pueda aceptar datos en serie de alta velocidad. NXP lo llama un periférico SSP. Funciona con un SPI, Microwire o SSI , y lo estoy usando en Una aplicación SSI de 32 bits. Por pequeño me refiero tanto físicamente (menos de 50 pines) como en términos de RAM / Flash (la memoria RAM de 8 KB y la Flash de 32 KB es más que suficiente). Alta velocidad significa trabajar como esclavo SSI con relojes de hasta aproximadamente 50 MHz o menos.

Actualmente estoy usando un LPC2103 , y funciona bastante bien hasta aproximadamente 2-3 MHz como un esclavo SSI, pero solo puedo ver los primeros 16 bits de la palabra de 32 bits. Estoy usando tanto el SSP como el periférico SSI para capturar todos los 32 bits, pero eso es un verdadero kludge y para la próxima versión espero eliminar la limitación de velocidad y la barrera de la longitud de la palabra.

En lo que respecta a la arquitectura ... está realmente abierto. El ARM7TDMI del LPC, por supuesto, pero PIC o AVR funcionaría bien, no estoy atado a ninguna arquitectura en particular y he trabajado con prácticamente todos ellos en un momento u otro. Incluso miré un pequeño chip FPGA , pero también es casi imposible encontrar un FPGA con un número bajo de pines. con un gran número de lógica programable.

    
pregunta akohlsmith

3 respuestas

5

Un chip XMOS puede administrar fácilmente SPI de 50 MHz en el software, las E / S pueden manejar eventos de 100 MHz. Un CPLD como el Altera MAX II también podría usarse con un PIC o AVR. Están disponibles en paquetes pequeños de 44 derivaciones, pero el desarrollo sería más difícil.

    
respondido por el Leon Heller
2

Por lo que sé, no va a encontrar un puerto serie de 50MHz en un PIC o en un AVR.

Supongo que deberías mirar algo del orden de un SoC cortex-A8 para obtener periféricos tan rápido.

¿Por qué no ralentizar el generador de velocidad en baudios en el maestro cuando se habla con este dispositivo lento?

    
respondido por el Mark
1

Este podría ser uno de los nichos en los que cabría un PSoC.

Si fuera usted, le preguntaría a la gente en los foros de PSoC enlace : "¿Se pueden configurar los periféricos digitales PSoC para emular un esclavo SPI / SSP de 32 bits a 50 MHz?" Veo que algunas personas ya han programado un dispositivo Cypress ARM Cortex PSoC para emular un esclavo SPI de 16 bits a 33 Mbit / s. enlace Sospecho que 32 bits sería fácil en un PSoC; Tal vez incluso 50 MHz. (Algunos chips Cypress PSoC ARM Cortex tienen una clasificación de 80 MHz).

50 MHz como esclavo SPI / SSP es bastante difícil. Veo que una herramienta de depuración SPI solo puede escuchar el tráfico SPI (más o menos como esclavo) a 25 MHz - aunque puede conducir el bus SPI a 50 MHz (como maestro). enlace Otra herramienta de depuración SPI aparentemente puede escuchar el tráfico SPI de 100 MHz. enlace Incluso lógica cableada, usando algo como el 74HC4094 o el 74HC595, sus hojas de datos afirman que el chip puede "normalmente" ir a 50 MHz, pero no está garantizado.

Es posible que se vea obligado a utilizar un CPLD o FPGA para manejar esta manguera de datos contra incendios.

    
respondido por el davidcary

Lea otras preguntas en las etiquetas

Usando Lego Mindstorms Invenciones motores con arduino ¿Detector de agua para elemento calefactor?