Estoy encontrando un problema interesante:
- SoC conectado a una memoria eMMC
- Ancho del bus de datos: 8
- SoC proporciona 2 x 4 líneas de datos
- 4 líneas de datos por defecto, 4 adicionales se multiplexan en los pines SPI
El SoC se dividió en muchos subgrupos diferentes. 4 de las líneas de datos están en la hoja A, las otras 4 en la hoja B. Intenté conectar las hojas utilizando un bus y puertos en un diseño jerárquico.
EneldocumentodePCB,alseleccionarelbusenlasredes,todoslospinesseresaltancomoseespera(8eneleMMC,8resistenciaspullup,8enelSoC).Perodealgunamanera,loscuatropinesenlahojaseparadasoloestánresaltados.Ellosnoestánconectados.(Enlasecciónampliada,laselecciónseeliminóyunadelasredesdepinesseresaltóparamostrarquenosemuestraningúncable/conexióndeaire).
Estoy bastante seguro de que algo está mal aquí, pero no veo qué podría ser esto. Tal vez ustedes saben?