Tengo una señal de estado de salida, que solo se necesita para la simulación. Pero a Vivado 2017.2 no le gusta que no esté físicamente conectado (sin restricciones):
[DRC UCIO-1] Puerto lógico no restringido: los puertos lógicos no tienen restricción de ubicación específica (LOC) asignada por el usuario. Esto puede provocar conflictos de E / S o incompatibilidad con la alimentación o conectividad de la placa, lo que afecta el rendimiento, la integridad de la señal o, en casos extremos, daños al dispositivo o a los componentes a los que está conectado. Para corregir esta violación, especifique todas las ubicaciones de los pines. Este diseño no generará un flujo de bits a menos que todos los puertos lógicos tengan definida una restricción LOC del sitio especificada por el usuario. Para permitir la creación del flujo de bits con ubicaciones de pin no especificadas (no se recomienda), use este comando: set_property SEVERITY {Warning} [get_drc_checks UCIO-1]. NOTA: Cuando use la infraestructura de Ejecuciones de Vivado (por ejemplo, el comando Tcl de launch_runs), agregue este comando a un archivo .tcl y agregue ese archivo como un gancho previo para el paso write_bitstream para la ejecución de la implementación. Puertos problemáticos: listos.
Entonces, ¿es posible dejarlo desconectado? O, alternativamente, ¿eso se usa solo en la simulación pero no en síntesis e implementación? Lo sé, podría separar las fuentes para la simulación, pero no es conveniente, especialmente si necesito hacer correcciones como resultado de la simulación.