Me gustaría saber si existe alguna regla para el plano de referencia de las señales de CA DDR4 en el diseño de PCB. Vi una guía de diseño que especifica que el plano de referencia sea el plano de potencia VDDQ para las señales de CA, pero tengo curiosidad por qué. El plano de referencia de los pines de datos es siempre el plano GND. ¿Alguien puede ayudar en esta pregunta? Gracias!
Si recuerdo correctamente hay dos razones. Uno es un intento de asegurarse de que pueda enrutarlo densamente en solo cuatro capas. Así que tu dq está arriba, y debajo de ellos. Luego, otras señales están en la parte inferior con referencia a VDDq. Ya que quieres un avión para ambos. Entonces creo que también he visto que así es como se hace en los Dimms, por lo que seguir esa convención en su tablero le permitirá adaptar su diseño.
Lea otras preguntas en las etiquetas layout high-speed ddr