Rango de frecuencia de interés en la red de desacoplamiento de PCB

0

Todo el material que encontré sobre el desacoplamiento escribe "baja [...] impedancia en el rango de frecuencia de interés [...]" pero nunca se discute cómo se define esto. ¿Viene de

  1. El ruido externo en la red de suministro que debe filtrarse en entrar en el chip?
  2. ¿El rango de frecuencia de la corriente dibujada por el chip de modo que esta corriente se enfrenta a una impedancia baja?

Si es el primero (1) : eso no suele depender de un chip en particular, ya que el ruido es externo. ¿Y cómo sabría el rango de frecuencia del ruido? Por ejemplo, si uso mi teléfono celular cerca (o incluso si tengo partes de RF cerca) esto puede acoplarse a mis suministros. Así que, idealmente, me gustaría filtrar hasta múltiples GHz sin importar qué. Pero creo que es extremadamente difícil obtener una red de desacoplamiento de PCB (utilizando 0402) que no sea inductiva a más de unos cientos de MHz.

Si es el segundo (2) : supongamos que tengo un chip (señal mixta) con a) alguna lógica digital, operando a 100 MHz, b) algo de amplificador analógico, operando hasta 1 GHz. Los 2 bloques tienen diferentes suministros.

Para a) el fundamento del sorteo actual será de 100 MHz. Sin embargo, las corrientes actuales son picos de corriente, por lo que el contenido de frecuencia es muy alto (a diferencia de solo 100 MHz). Por esa razón, nuevamente, me gustaría cubrir varios GHz, lo que no es posible.

Para b) no hay esencialmente corriente CA (significativa) dibujada. Esto implicaría que no es necesario ningún decap. Claramente esto no es cierto, ya que los chips analógicos también tienen decaps. Luego, si (1) es correcto (y supongo que el ruido tiene un ancho de banda infinito), significa que mi red de desacoplamiento debería funcionar hasta 1 GHz. Pero, de nuevo, esto no es razonable.

Entonces, ¿cómo se define exactamente este rango de frecuencia de interés y qué hago si la frecuencia interesante excede 1 GHz - mucho más de lo que puede cubrir el acoplamiento de PCB?

    
pregunta divB

1 respuesta

0
  

Todo depende de las especificaciones de ruido analógico para Vcc o Vdd o Vca o Vcd y también de la ruta de retorno con especificaciones de corriente de carga. Esto se puede entender por relaciones de impedancia para el rango de frecuencias de CC a 0.35 / Tr.

Se pueden aplicar ambas condiciones dependiendo de lo que el IC necesite y use.

1) ondulación y ancho de banda externos, corriente de carga y atenuación necesarias, lo que implica una relación de impedancia o función de transferencia s12 (f) para cualquier red RLC y punto de interrupción.

2) ondulación autogenerada. Cualquier dI / dt desde CMOS cambió la capacitancia a una fuente R = ESR + Z (f) genera V = IR para la duración t. A baja f, un LDO en DC una especificación de regulación de carga que aumenta en frecuencia debido a la disminución de la retroalimentación de GBW donde se utilizan varias tapas de derivación para aplanar la respuesta Zo. Las inductancias parasitarias y la cerámica ultra baja ESR pueden causar resonancia espuria, si no se tiene cuidado, ya que las tapas anchas de ESL bajas se usan a menudo UHF o en combinación con perlas de ferrita con pérdida. Para aplicaciones de baja corriente, un filtro RC puede ser adecuado con una tapa adecuadamente pequeña con alto SRF.

En general, recomendaría analizadores de impedancia o de espectro para verificar un diseño y calcular mediante relaciones de impedancia dinámicas para la fuente y la carga dinámica para determinar qué ruido es autoinducido por cada fuente y, si es necesario, modelar con parámetros s para cada parte pasiva con trazas para la UHF. Corrientes de pulso de ruido con ciclo de trabajo pequeño con ancho de pulso con < 1/2 fmax si es posible inyectar corrientes de ruido en el diseño para analizar la absorción efectiva de C, ESL y ESR.

Busque las tapas de bajo ESL TDK con un ESR más alto para evitar la resonancia no esencial.

Puede usar f-3dB = 0.35 / tr para el rango de interés frente al tiempo de subida.

  

Para algunos diseños, los planos de potencia de PCB de capacitancia incorporada tienen sentido, lo que requiere dieléctricos delgados de alta calidad.
link

    
respondido por el Tony EE rocketscientist

Lea otras preguntas en las etiquetas