Las tapas de desacoplamiento de uso general rara vez se diseñan para tolerancias precisas. En la mayoría de los casos, existe una gran variedad de valores (generalmente muchos órdenes de magnitud) que funcionarán, aunque los que están cerca de los extremos no son tan buenos como los que están más cerca del medio. Por ejemplo, un chip de 3.3 voltios puede funcionar mal si el voltaje cae 0.5 voltios o más, pero funciona correctamente si cae 0.49 voltios o menos; desde la perspectiva del chip, una tapa de derivación que permita a VDD sumergir brevemente 0.4 voltios sería adecuada, pero cualquier salida "alta" bajaría 0.4 voltios cada vez que lo haga VDD. Eso podría no hacer que los dispositivos conectados funcionen mal, pero podría aumentar la cantidad de interferencia radiada o hacer que el dispositivo sea más susceptible a la interferencia irradiada que llega justo en el momento de una inmersión. Dado que tales caídas en el VDD son feas, y a menudo es difícil garantizar cuándo serán o no problemáticas, los diseñadores generalmente intentan usar suficientes tapas de bypass para mantener las caídas del VDD por debajo de 100mv o menos.
En consecuencia, si uno colocara un grupo de fichas en sus lados radialmente alrededor de una tapa de derivación, probablemente podría lograr una derivación eléctrica aceptable usando una tapa para una docena o más de fichas (calculando que cada ficha estaría dentro de 0.1 "o Sin embargo, desde una perspectiva práctica, tratar de tener una docena de chips que cerca de un solo límite de desvío sería una pesadilla de fabricación. Lo que se requiere no es que uno tenga un límite de desvío para cada chip, sino que cada entrada de alimentación del chip tiene una conexión directa muy corta a un límite de desvío, lo que generalmente es más fácil si cada chip tiene su propio límite de desvío, pero si el diseño permite que dos chips tengan buenas conexiones de desvío a un solo límite, y ambos chips son Comparativamente sensible al ruido de VDD, compartir un límite de desvío generalmente está bien.
Por cierto, otra cosa a considerar con las tapas de bypass es la consecuencia de no tenerlas: si un chip no tiene una tapa de bypass, uno debe asumir que su estado interno será aleatorizado y las salidas combinatorias pueden fallar aleatoriamente brevemente cuando cualquiera cambios de entrada. Si el chip no tiene un estado interno que le importe, y se usa de tal manera que no le importaría que las salidas fallaran en respuesta a los cambios de entrada (por ejemplo, todas sus entradas cambian de forma sincrónica con una señal de reloj común, y las salidas no serán muestreadas hasta algún tiempo después), uno puede omitir la omisión de ese chip por completo. La derivación adecuada probablemente reduciría la interferencia electromagnética, pero desde un punto de vista operativo no afectaría a nada.