Ambos describen la puerta EOR (XOR), pero según el libro de texto, dice que la Figura 2.17 tiene dos puertas en serie, mientras que la Figura 2.19 tiene tres puertas en serie. Pero a mi parecer, ¡parece que ambos tienen tres puertas en serie! ¿Alguien puede explicar esto? Gracias. ¿O es la figura del libro de texto de alguna manera mal? (Escuché que los Principios del libro de texto de Hardware de computadora tienen pocos errores de figura en las áreas de lógica digital.
No, el libro de texto es correcto. ¿Recuerdas la diferencia entre resistencias en paralelo y en serie? Esto es casi lo mismo.
La diferencia entre 2.17 y 2.19 son los inversores. Esos inversores son un paso adicional en la serie de puertas, por lo que 2.19 tiene una serie de 3 y 2.17 una de 2.
Puede ver esto desde el lado de entrada de la vista: en la figura 2.17, la entrada primero pasará por G1 o G2, y luego G3. Son dos pasos. G1 y G2 son simétricos, por lo que son paralelos. Pero como la salida de G1 está conectada a la entrada de G3, están en serie.
Sin embargo, en la figura 2.19, la entrada se invertirá primero, por lo que es un paso adicional. Los inversores son simétricos, por lo que son paralelos, G1 y G2 también, y G3 está solo.
Debe evaluar la ruta más larga que debe atravesar cualquier entrada, en términos de puertas, para que el valor de la salida final se resuelva. El libro de texto es correcto al decir que la ruta más larga son las dos puertas en la Figura 2.17: Cada entrada tiene dos rutas posibles, una es G1-G3, la otra es G2-G3, por lo tanto la profundidad máxima (o retardo ) de 2.
Tal vez esté siendo engañado por la puerta NAND G2, que puede estar pensando que se compone de un AND y un NOT, por lo tanto, se trata de dos puertas en serie. Pero eso no es necesariamente cierto, la NAND puede ser una sola puerta por sí misma. Para entender por qué, es útil ver cómo se puede construir, por ejemplo, en la tecnología CMOS.
Lea otras preguntas en las etiquetas digital-logic