registro de 1 bit sin reinicio o habilitación de reloj

0

Actualmente estoy trabajando en un proyecto para implementar un registro de 1 bit sin reinicio o habilitación de reloj en un FPGA. Para hacer esto, creo que necesito un D Flip-Flop. Sin embargo, no sé para proceder. ¿Alguien sabe cómo debo lograr esto?

    
pregunta user185780

0 respuestas

Lea otras preguntas en las etiquetas