¿Podría alguien explicarme por qué la respuesta está tan marcada en el área amarilla? Dado que en el flanco ascendente del reloj tenemos que J = 0, K = 1, la salida en el flanco descendente no debería ser Q = 0?
Es un esclavo maestro flipflop
¿Podría alguien explicarme por qué la respuesta está tan marcada en el área amarilla? Dado que en el flanco ascendente del reloj tenemos que J = 0, K = 1, la salida en el flanco descendente no debería ser Q = 0?
Es un esclavo maestro flipflop
Un flip-flop J-K es como un flip-flop tipo D, excepto que D ahora es una entrada J y K, formando una puerta AND de tipo.
En su imagen, Q y Q dejan de cambiar de estado si J o K están bajos o el '0' lógico. En este caso, J y K son bajos, por lo que la acción de alternar se detuvo.
Tenga en cuenta que un flip-flop tipo D no se alternará automáticamente a menos que / Q se vuelva a cablear a la entrada D. Un flip-flop JK ya tiene este bucle de retroalimentación en su lugar, pero tanto J como K deben tener lógica alta o '1' para alternar.
También tenga en cuenta que cualquiera de los tipos de flip-flop cambiará de estado solo en el flanco ascendente del reloj, junto con J-K, ambos '1'. Un flip-flop tipo D es en realidad un pestillo y pasaría el valor en D en el borde ascendente del reloj. No cambiará a menos que / Q esté conectado de nuevo a D.
Debería tener un gráfico de estado que haga más claro el comportamiento del flip-flop de JK.
Lea otras preguntas en las etiquetas digital-logic flipflop