Disipación dinámica de potencia de un inversor Cmos en relación con su geometría

0

Sé que la disipación de potencia dinámica de un inversor CMOS se define mediante la ecuación: Pd = (Cl) (Vdd ^ 2) (fb). Mi maestro nos desafió a encontrar maneras de reducir la disipación de potencia además de las obvias (reducir la tasa de bits, Vdd, etc.), y aparentemente la disipación de potencia es inversamente proporcional a la geometría de CMOS. Supongo que esto se debe a que cambiar la geometría cambiará la corriente a través del MOSFET, pero la corriente es proporcional a W / L (donde W es el ancho de la puerta y L es la longitud del canal). Entonces, si la disipación de potencia es inversamente proporcional, ¿eso significa en relación con W o L?

    
pregunta quaresmatic

1 respuesta

0

Desea minimizar la corriente de disparo durante el tiempo en que ambos FETS están activados. Así que haz que estos FETS sean lo más débiles posible.

    
respondido por el analogsystemsrf

Lea otras preguntas en las etiquetas