Profundidad de la IP del generador FIFO de Xilinx

Navega tus respuestas
0

La página web de Xilinx para los estados IP de FIFO Generator:

Características y beneficios clave   

  • profundidades FIFO hasta 4,194,304 palabras
    •     
  • anchos de datos FIFO de 1 a 1024 bits para configuraciones FIFO nativas y hasta 4096 bits para configuraciones FIFO AXI
    •     
  • ...
    •   

Esto es ciertamente un error, pero estoy pidiendo confirmación en caso de que me esté perdiendo algo.

La IP documentacion indica que la profundidad es alta a 131,072, lo que creo que es correcto.

Características comunes 1   

  • Admite interfaces nativas, AXI4-Stream, AXI4, AXI3 y AXI4-Lite
    •     
  • Profundidades FIFO hasta 131,072 palabras
    •     
  • ...
    •   

1 FIFO Generator v13.2, LogiCORE IP Product Guide, PG057, p. 9

    
pregunta Blair Fonville

1 respuesta

0

Usted puede fácilmente FIFOs en cascada. Por lo tanto, la profundidad máxima FIFO está más determinada por la cantidad de memoria en el FPGA que en el tamaño máximo de la IP.

Para profundidades FIFO muy grandes, puede agregar una interfaz DDR a Xilinx ** y usar la DDR como FIFO. Requiere un canal de lectura y escritura AXI DMA, cada uno de los cuales comienza con un cierto retraso entre ellos.

** O comprar, por ejemplo. un Zynq que tiene una interfaz DDR incorporada.

Casi lo olvido: la profundidad FIFO como se especifica en la IP de Xilinx está relacionada con el ancho de los datos. Creo que la profundidad máxima es para datos de 8 bits de ancho.

    
respondido por el Oldfart

Lea otras preguntas en las etiquetas

Relé controlado a distancia con diseño de anulación Cómo determinar los requisitos de carga para una fuente de alimentación de 24 VCC