En LTSpice, me gustaría 'suavizar' la 'rodilla' de la transición entre las curvas de triodo y saturación. Para un JFET, reducir Vto lo logra, pero también afecta las relaciones de los voltajes de la rama VGS cuando se traza Id vs VDS.
Es posible ajustar Vto y B de modo que las curvas de saturación coincidan con las características medidas y existan varias formas de obtener una estimación inicial de Vto, Beta, Lamda y Rs de las curvas.
Habiendo hecho esto, ¿hay otro parámetro significativo que permita el "reblandecimiento de la rodilla" sin afectar las relaciones de los voltajes de la rama VGS?
La pregunta aquí concierne al modelado de JFET & Dispositivos MOSFET.
Sin embargo, me pregunto si estoy viendo una limitación del modelado. Observo que para "VDMOS" ( no lo que estoy modelando) este enlace menciona: "... se ajusta de forma independiente a las regiones de saturación y lineal de las características de salida. "