En este diagrama de temporización, ¿por qué no estoy incluyendo tcpq, es decir, el reloj de retención para el retardo de propagación de Q?
En este diagrama de temporización, ¿por qué no estoy incluyendo tcpq, es decir, el reloj de retención para el retardo de propagación de Q?
Este ejemplo utiliza pestillos transparentes en lugar de flip-flops activados por el borde, y observe que las entradas de datos (D1, D2, D3) están cambiando mientras que las señales de habilitación del pestillo (\ $ \ phi1 \ $ y \ $ \ phi2 \ $) son altos (afirmados). Por lo tanto, el parámetro de retraso importante es desde cuando la entrada cambia hasta que la salida es válida, \ $ t_ {pdq} \ $.
Si el circuito usara flip-flops disparados por el borde, entonces \ $ t_ {cpq} \ $ sería relevante. Si las entradas de datos a los pestillos cambiaron solo mientras se desactivó la habilitación del pestillo, el retraso de la habilitación a Q sería relevante.