EstoyhaciendoestapreguntaconrespectoalaconexiónencascadadedosmódulosIDELAYCTRLparaaumentarlosretrasosdeTapenKintex7Series.Laimagenseadjuntaparamayorclaridad.
Serealizanlassiguientesmodificacioneseneldiseño:
NohayunmétododirectoparaconectarlosdosmódulosIDELAYE2.PoresomodifiquéelDELAY_SRC_ATTRIBUTEdelmóduloPostIDELAYE2de"IDATAIN" a "DATAIN". Doy salida del Pre-Módulo a este pin del módulo POST IDELAYCTRL y hago el pin IDATAIN del Post a GND. Ha conectado con éxito este pin al módulo en cascada.
-
Cuando ejecuté la implementación, eso fue exitoso. Pero cuando ejecuto el flujo de bits, da error de DRC. También se adjuntan errores.
-
Hago muchas preguntas en los foros y muchos moderadores de Xilinx responden especialmente @syedz. Pero no se acerca al fallo de la causa raíz.
-
En mi diseño, se utilizan cuatro IDELAYCTRL. Estos se dan a continuación:
Sr.No. IDELAYCTRL IODELAY_GROUP 1 mb_subsystem_i/axi_ethernet_0/inst/mac/inst/tri_mode_ethernet_mac_idelayctrl_common_i IODELAY GROUP: tri_mode_ethernet_mac_iodelay_grp 2 mb_subsystem_i/mig_7series_0/u_mb_subsystem_mig_7series_0_0_mig/u_iodelay_ctrl/u_idelayctrl_200 IODELAY GROUP:MB_SUBSYSTEM_MIG_7SERIES_0_0_IODELAY_MIG0 3 mb_subsystem_i/pre_idelay/inst/delayctrl IODELAY GROUP:mb_subsystem_cascaded_iodelay 4 mb_subsystem_i/RX_deSERIALIZER/inst/delayctrl IODELAY GROUP:mb_subsystem_cascaded_iodelay
-
El historial completo de errores de DRC se adjunta en las hojas de Excel.
-
He realizado varios cambios en las restricciones de XDC para asignar la región del reloj a MIG IDELAYCTRL para que entre en conflicto con la misma región del reloj de la IOB # 34. Pero no encontré la solución.
Eso fue un historial completo de mi problema.
Ahora mismo, llego a otro punto es que he observado que las conflictos solo con el módulo mb_subsystem_i / RX_deSERIALIZER / inst / pins [0] .idelaye2_bus, este es el módulo que se conectó en cascada y he modificado los atributos de retardo.
La imagen se adjunta para la referencia.
Explique ese punto porque he estado estancado con este problema durante casi un mes y mi proyecto está sufriendo debido a estos retrasos. Sus esfuerzos serán muy apreciados.