¿Podría alguien explicarme cómo puedo usar DCM de Virtex 4 fpga para dividir el reloj-50MHz del reloj del sistema-100MHz?
¿Podría alguien explicarme cómo puedo usar DCM de Virtex 4 fpga para dividir el reloj-50MHz del reloj del sistema-100MHz?
En UG070v2.6 (la guía de usuario de V4), vea Fig 2-8: Standard Usage pero use CLKDV en lugar de CLK0 como salida. Asegúrese de que la división por valor esté establecida en 2.
O use el Wizard de cronometraje en Coregen para guiarlo a través de las opciones y generar un archivo HDL.