Error de memoria ROM de ISE de Xilinx

Para mi proyecto, he definido una ROM de un solo puerto, utilizando el generador de memoria de bloques de las herramientas ISE. Aparece como parte de mi proyecto, pero tengo un mensaje de error implementando mi módulo superior. lo que dice:

ERROR:HDLParsers:709 - "C:/Users/Neander/Project/SinHandler.vhd" Line 56. memory_sin is not an entity name

Aquí está mi .vhd:

memory: entity work.memory_sin -- BRAM with the sin values 
    port map(
    clka => clk,
    addra => mem_addr,
    douta => dout);