Creo que el punto Q correcto es 6.5V, no 5.5V. El punto Q debe estar aproximadamente a medio camino entre Vcc y el voltaje del emisor de CC. A medio camino entre 12V y 1V es 6.5V, no 5.5V.
A 5,5 V, la oscilación negativa es de solo 5,5 V - 1 V = 4,5 V, mientras que la oscilación positiva es de 12 V - 5,5 V = 6,5 V. Esta es la razón por la que el pico negativo se acorta primero.
ACTUALIZACIÓN: escribí lo anterior bajo el supuesto de que, como en los circuitos anteriores que el OP ha preguntado, la resistencia del emisor está derivada de CA. Ahora que se ha publicado el esquema, veo que no hay un condensador de derivación de emisor en este circuito.
Con la resistencia del emisor desviada, el emisor está en tierra de CA y esto simplifica el cálculo del punto Q. Sin bypass, el cálculo es más complejo.
Cuando el transistor está saturado, el voltaje entre el colector y el emisor es aproximadamente cero. Así, la corriente del emisor es:
\ $ i_ {E (max)} = \ dfrac {V_ {CC}} {R_5 + R_7} = 17mA \ $
Por lo tanto, el voltaje más bajo al que puede caer el colector es:
\ $ v_ {C (min)} = i_ {E (max)} \ cdot R_7 = 1.56V \ $
Por lo tanto, una estimación aproximada del voltaje del colector del punto Q es:
\ $ (12 - 1.56) / 2 + 1.56 = 6.8V \ $
Sin embargo, este es un proceso iterativo. Cuando cambia el valor del colector o la resistencia emisora, los cálculos anteriores cambian, por lo que la idea es calcular un punto de inicio razonable, simular para ver dónde se encuentra y ajustar / modificar según sea necesario.
ACTUALIZACIÓN 2: para un análisis detallado del cálculo de los niveles de recorte, consulte Etapa única Niveles de recorte del amplificador BJT por WM Leach.
