Estoy creando un diseño RTL usando Synopsys DC y la biblioteca GTECH que viene con él. Se genera utilizando componentes FD1, FD2, FD4. Me gustaría construir el diseño sin los componentes FD2, FD4. ¿Hay alguna forma de evitar que se usen las celdas FD2 y FD4 al compilar el diseño?