Estoy diseñando un bus de datos en este momento (inicialmente en el tablero de pruebas), y me pregunto si hay una manera "correcta" de hacerlo. Tengo una CPU que actúa como maestro del bus y varios dispositivos (RAM, ROM, IO, etc.) vinculados al bus.
No estamos hablando de más de unos pocos MHz del reloj del procesador, nada increíblemente rápido.
¿Es mejor tener el dispositivo maestro de bus en un extremo del bus (como este):
¿
oestábientenerelmaestrodebusentreotrosdispositivos(comoeste)?
A las velocidades que estamos hablando, ¿realmente hace alguna diferencia? Puedo prever posibles problemas a velocidades de reloj mucho más altas, pero a 4MHz, ¿es una consideración de diseño en la que debería estar pensando?