Estoy tratando de optimizar un diseño que no cumple con las restricciones.
Sé que puede usar Timequest Timing Analyzer - > Informe las rutas con errores principales para informar las rutas que tienen una holgura negativa, pero solo mostrará el nodo de inicio y final de la ruta.
¿Cómo puedo ver la ruta completa?
Seleccione el informe generado para "Ruta de acceso superior" y luego haga clic con el botón derecho en una de las rutas con error, como se muestra en:
Lastresopcionesde"Informe ..." pueden generar un informe sobre todos los elementos en cada ruta. Seleccionando el primer "Informe de ruta en el peor de los casos" según el informe a continuación:
Lea otras preguntas en las etiquetas fpga quartus-ii