¿Cómo obtengo la demora en la caída al conducir por la señal A:
Datos:
NMOS W/L=1/.35
PMOS W/L=2/.35
Resistor-NMOS= 1/2 and PMOS5 Kohms.micro
Cgate=Cdif=4/3fF/microm
Cmetal-ground=100fF
Cmetal-metal=39fF
Rmetal 800 ohms
1.-Cuando B no está cambiando
2, -Cuando B cambia simultáneamente en la misma dirección que A
3.-Cuando B está cambiando simultáneamente opuesto a A
¿Si entiendo correctamente, su objetivo es que la pendiente descendente de los inversores aparezca más tarde que la pendiente ascendente? Si es así, si está disponible reducir la relación W / L del transistor NMOS y aumentar la relación W / L del transistor PMOS .
Las capacitancias en la salida se ven mediante los transistores NMOS y PMOS.
Lea otras preguntas en las etiquetas integrated-circuit cmos inverter delay vlsi