¿Se puede implementar una compuerta OR utilizando 4 transistores CMOS? El circuito tendría dos transistores de tipo n en paralelo en la red de pull-up y dos transistores de tipo p en serie para la red de pull-down. Todas las implementaciones que he visto usan 6 transistores, con la salida de un circuito NOR como entrada a un circuito inversor.
EDITAR Diagrama agregado creado con Logisim. Los cuadros representan los pines de entrada y el círculo es un pin de salida. Mi conocimiento de la electrónica es muy limitado, así que lamento no poder producir un esquema detallado. Soy un chico de CS