Estoy trabajando en un diseño que utiliza un FPGA Spartan6, recientemente hice un cambio que agregó un PLL al diseño para permitir velocidades de reloj más rápidas, sin embargo, esto causó un problema durante el comando "mapa":
The following 1 components are required to be placed in a specific relative placement form.
The required relative coordinates in the RPM grid (that can be seen in the FPGA Editor)
are shown in brackets next to the component names. Due to placement constraints it is impossible
to place the components in the required form.
PLL XLXI_52/PLL_ADV (0, 0) locked to site PLL_ADV_X0Y0
¿Qué causaría que PLL_ADV
esté bloqueado en esta ubicación específica (que asumo que está siendo ocupada por un PLL diferente), cuando existen otras tres ubicaciones posibles para ello? No he realizado cambios en la configuración predeterminada del elemento PLL