Recientemente me dieron un problema siguiente en la prueba:
Por lo general, la característica de transferencia (Id (Vgs) @Vds) de JFET y MOSFET se representa en los 2 cuadrantes. Plotear en todo 4.
Después de la prueba, no se nos dio ninguna explicación del problema y tampoco estaba en el curso.
Todavía me estoy preguntando, ¿cómo se vería?
Algunas características de JFET pueden verse así para Vds positivos y negativos: -
Tengaencuentaqueeldispositivopuedeconsiderarsecomounaresistenciavariablehastaunlímite.Seaplicacuando|Vds|Esmuchomenosdemediovoltio.UnbuendocumentodeTI(
Francamente, la pregunta no tiene mucho sentido.
Un sentimiento visceral me dice que la intención era hacer que el estudiante reflexione sobre la simetría de la estructura FET, es decir, resaltar el hecho de que la mayoría de los JFET y algunos MOSFET tienen terminales de fuente y drenaje que son intercambiables.
A pesar de esto, tomado literalmente no sirve para ese propósito (adivinado). De hecho, la característica de transferencia es una gráfica de \ $ I_D \ $ versus \ $ V_ {GS} \ $ en la constante \ $ V_ {DS} \ $ que generalmente se grafica solo para valores negativos de \ $ V_ {GS} \ $ (asumiendo dispositivo JFET de canal N). Lo que obtienes es una rama de parábola, como probablemente sabes. Extender el rango de \ $ V_ {GS} \ $ a valores positivos no muestra nada interesante.
En particular, un JFET real tendrá un comportamiento fuera de especificación, ya que para valores de Vgs positivos (> ~ 0.6V), la unión de la compuerta se desvía hacia adelante y el componente deja de comportarse de una manera útil. La siguiente simulación de LTspice muestra lo que quiero decir:
Para un dispositivo NMOS no tiene nada inusual, porque no hay una unión de compuerta, por lo que el rango Vgs puede ir en cualquier dirección sin problemas (hasta que dañe el dispositivo por un voltaje aplicado excesivo).
La pregunta debería haber sido mejor formulada, OMI, porque no te dice exactamente qué deberías hacer (¡además de la lectura de la mente!).