Esquema y análisis del amplificador MOSFET de fuente común

Navega tus respuestas
0

Por algunos problemas de práctica en los que estoy trabajando para mi examen de electrónica:

  

Un amplificador MOSFET de fuente común (CS) tiene un sesgo en \ $ I_D = 0.25 mA \ $   con una fuente de corriente conectada al terminal fuente del MOSFET.   El transistor tiene \ $ V_ {OV} = 0.3V \ $, y una resistencia de drenaje de \ $ R_D = 15 > k \ Omega \ $ conectado al suministro de CC de \ $ 15V \ $. El dispositivo tiene   \ $ V_A = 50V \ $. El amplificador se alimenta capacitivamente desde una fuente con   resistencia interna \ $ R_ {sig} = 100 k \ Omega \ $ y una carga de \ $ 20 k \ Omega \ $   está acoplado capacitivamente al drenaje del amplificador.

     

(a) Dibuje el esquema para el sistema amplificador.   (b) Calcule la ganancia de voltaje del sistema.

Esto parece implicar que el MOSFET debería estar en modo lineal, sin embargo, cuando dibujo el esquema, las cosas simplemente no se suman:

simular este circuito : esquema creado usando CircuitLab

En mi análisis de CD, la corriente a través de \ $ R1 \ $ debe ser \ $ 0.25mA \ $ por lo tanto, la caída de voltaje en \ $ R1 \ $ es \ $ 0.25mA \ veces 15k \ Omega = 3.75V \ $. Pero, y aquí es donde creo que estoy jodiendo, \ $ V_S = 0V \ $ por lo tanto \ $ V_ {DS} = 15V - 3.75V = 11.25V \ $ que está muy por encima de \ $ V_ {OV} = 0.3 V \ $!

¿Esto no significa que el MOSFET está realmente en modo de saturación?

Supongo que olvido o no me doy cuenta de algo básico ... por favor, hágamelo saber.

    
pregunta Kyle G.

1 respuesta

1

No veo la implicación de que el MOSFET debería estar funcionando en la región lineal. En realidad, para usar el MOSFET como amplificador, querría sesgarlo de modo que esté en modo de saturación, lo que implicaría para mí el caso totalmente opuesto.

Esta pregunta no es para que usted llegue a una solución de DC. La tensión de la fuente del dispositivo no se puede resolver y debe suponer su modo de funcionamiento. Cuando intente ver si este dispositivo está garantizado para estar en modo de saturación utilizando la bien conocida desigualdad, \ $ V_ {ds} \ geq (V_ {gs} - V_t) \ $, se dará cuenta de que sabe cuál es el voltaje de drenaje. \ $ 11.25V \ $, y conoce el \ $ (V_ {gs} -V_ {t}) = V_ {ov} = 0.3V \ $, pero no tiene idea de cuál es el valor del voltaje de la fuente. El único comentario que puede hacer con lo que se da, es que el dispositivo funcionará en modo de saturación, siempre que el voltaje de la fuente no sea forzado a un valor mayor que \ $ 10.95 = 11.25 - 0.3 \ $.

Sin embargo, con lo que se da, puede resolver lo que se pregunta en la segunda parte de la pregunta, la solución de CA. Puede llegar a la transconductancia del dispositivo con.

$$ g_m = \ frac {\ delta I_d} {\ delta V_ {gs}} = \ frac {2 I_d} {V_ {gs} -V_t} $$

y

$$ g_o = \ frac {\ delta I_d} {\ delta V_ {ds}} = \ frac {I_d} {V_a} $$

Entonces, se convierte en una cuestión de dibujar la pequeña señal equivalente del circuito y calcular la ganancia.

Para la primera parte, no me molestaría en intentar dibujar un esquema que tenga sentido también en DC. Dibuje la pequeña señal equivalente y debería ser una respuesta satisfactoria, porque no es en absoluto a lo que se dirige la pregunta.

    
respondido por el deadude

Lea otras preguntas en las etiquetas

Xilinx Coregen FIFO como modelo ZeroDelay Agregar un temporizador LM555C en Qucs