Estoy tratando de entender cómo se organizan los componentes de microescala para transmitir información de dirección al software del sistema operativo.
¿Cuáles son los componentes que forman el ariete que realmente contribuyen a la dirección?
Además, ¿cuántos componentes de este tipo deberían ... digamos que contienen 2GB de RAM?
Editar: esta respuesta parece contener algún material útil, vea si es útil para responder mi pregunta: enlace
2GB de memoria requiere 31 líneas de dirección. Esto se debe a que 2 \ $ ^ {31} \ $ = 2147483648 (consulte esta página para obtener los poderes de 2 valores).
Por lo tanto, esto requeriría 31 líneas de dirección que van desde el chip del microcontrolador al chip de memoria. (Los microcontroladores suelen tener memoria RAM incorporada, pero no tanto, por lo que se debe usar un chip de memoria externo).
Además, habría líneas de datos que van desde el chip de memoria al procesador, es decir, 32 líneas de datos para un procesador de 32 bits, y 64 líneas de datos para un procesador de 64 bits. También habrá algunas líneas de control encima de eso.
Si se trata de una máquina de 32 bits, normalmente se leen en 32 bits o 4 bytes a la vez. Si solo se lee un byte, puede ser menos eficiente si no está en un límite de 4 bytes porque se debe hacer un desplazamiento. Igualmente para una máquina de 64 bits.
Debido a la gran cantidad de líneas que van desde los chips externos al microcontrolador, se construyen con matrices de cuadrículas de bolas ( BGA) que permite muchos cientos de conexiones.
Lea otras preguntas en las etiquetas ram computer-architecture addressing