Explicando la necesidad de dos transistores en Not Gate

0

Estaba leyendo:

enlace

Para enseñarme a mí mismo la lógica de los transistores, pero tengo algunas preguntas sobre lo que creo que son estructuras innecesarias (muy probablemente ya que no entiendo su necesidad física).

En la construcción de la no compuerta, el sitio ofrece una combinación de nuestra entrada dividida y conectada a un transistor de $ N $ y un transistor de $ N ^ {- 1} tal que el sumidero de $ N ^ {- 1 } $ es la fuente f $ N $ y la salida Z fluye entre los dos transistores

(El libro no proporcionó una notación para especificar los transistores normales y complementarios, de modo que hice el mío, el comportamiento de N es si la entrada es 1, entonces no deja que fluya la corriente y $ N ^ {-1} $ es un comportamiento complementario)

Ahora tengo curiosidad por saber por qué no podemos tener un solo transistor de $ N ^ {- 1} $, con X como entrada, y consideramos que su sumidero es la salida. El sumidero solo tendrá flujo de corriente si X no tiene carga, de lo contrario no tendrá flujo de corriente si X tiene carga.

Eso es exactamente el comportamiento de la no compuerta, así que supongo que la pregunta se reduce a: físicamente ¿por qué necesitamos dos transistores allí?

    
pregunta frogeyedpeas

1 respuesta

1

Se necesitan dos transistores si la salida debe activarse de forma activa tanto alta como baja, lo que suele ser el caso. Si, por ejemplo, solo se usó el transistor inferior, entonces cuando el transistor está encendido, la salida es baja, pero cuando está apagado, el voltaje de salida puede ser alto o bajo o en cualquier lugar intermedio. Como se muestra, o bien la salida es baja (lógica 0) o es alta (lógica 1). Se utilizará una etapa de salida similar en casi cualquier salida, ya sean puertas, flip-flops, registros de desplazamiento, contadores o lo que sea.

Como nota, alguna lógica solo usa un solo transistor, generalmente conectado a tierra. Cuando el transistor es un transistor bipolar, es un NPN, y la salida se denomina salida de colector abierto; Para CMOS es una salida de drenaje abierto. En general, esto se conecta a Vcc por medio de una resistencia, que proporciona un pullup cuando la salida tiene una lógica alta. Algunos ejemplos son el TTL 7406 / 74LS06 o el CMOS 74HC06.

    
respondido por el WhatRoughBeast

Lea otras preguntas en las etiquetas