Quiero implementar algún tipo de contador de eventos en mi diseño de FPGA (Proveedor-A o Proveedor-X). Tengo varias docenas de señales: la mitad son de 1 bit y la otra mitad de 5 bits. Las señales están ubicadas en diferentes partes de mi diseño.
Quiero contar la suma de todas las señales al mismo tiempo. La señal vendrá a alta frecuencia, la suma de cada señal debe escribirse en un registro o memoria de 48 o 64 bits. No hay mucho espacio libre en mi FPGA y no quiero usar el sumador ancho completo de 64 bits, pero encuentro algunos más compactos (en número de LUT requeridos).
¿Cómo debo diseñar mi sumador para que sea más compacto? ¿Debo dividirlo en un pequeño contador de conteo rápido (de 8, 12 o 16 bits) y un sumador de serie lento y compacto para los bits restantes, que usaré el acarreo desde un contador pequeño? El contador pequeño enviará el acarreo no muy a menudo, por lo que tendré cientos de tics para trabajar en partes más anchas en el sumador multiciclo. ¿Puedo usar una serie de sumadores con varios contadores pequeños diferentes?