Me preguntaba si alguien tenía alguna idea sobre qué tan útil sería reducir la fuente directa para drenar el túnel mediante la aplicación de voltajes de polarización de puerta negativos en FinFET de menos de 10 nm. ¿Alguien ha visto esto antes?
Por lo que sé, la fuente directa para drenar la corriente de tunelización es una función exponencial de la altura de la barrera, por lo que con tensiones de polarización de compuerta negativas, ¿no aumentaría la altura efectiva de la barrera, lo que resultaría en reducciones exponenciales en la corriente de fuga? p>
Pregunta de seguimiento rápida: si los voltajes de polarización de puerta negativos pueden ayudar a reducir el DSDT, ¿hay algún dato o idea de hasta qué punto podemos reducir la corriente de fuga, dado que con tensiones de polarización de puerta suficientemente negativas la corriente GIDL se convertirá en la corriente? mecanismo de fuga dominante?