Virtuoso: Mejora del diseño de salida de entrada única y entrada diferencial

0

Estoy tratando de diseñar un amplificador de salida de entrada única y de entrada diferencial de baja potencia con una ganancia de al menos 50dB. Estoy usando un VDD de 1.5 voltios usando MOSFETS. Quiero tener la máxima oscilación y mi circuito junto con diferentes voltajes de nodos y parámetros MOSFET se muestran en la imagen adjunta. Quiero tener Vdsat para todos y cada uno de los MOSFET de aproximadamente 0,1 ~ 0,12 voltios. En la imagen, la primera fuente de voltaje que está conectada al segundo par PMOS coincidente es la variable vbias3. La segunda fuente de voltaje que actualmente está configurada a 1 V es la variable vbias2 y la fuente de voltaje de polarización de la fuente de la cola es la variable vbias 3. Más adelante, reemplazaré todas estas fuentes de voltaje con un generador de polarización que diseñaré más adelante. Los dos pares emparejados NMOS (T-6,0,5,8) tienen un ancho de canal de 4uM y los transistores PMOS (T-1,4,2,3) tienen un ancho de canal de 8uM. La fuente de corriente de cola NMOS T7 tiene un ancho de canal de 8 uM. Todos los transistores tienen una longitud de canal de 220 uM.

Estoy intentando que mi salida (el nodo intermedio entre T1 y T0) esté en el centro del voltaje del riel (1.5 V) para poder maximizar mi swing. Sin embargo, estoy atascado en este punto y no importa lo que haga, no puedo reducir ese punto a ~ 750mV y tengo una ganancia de 50dB.

Necesito ayuda de diseño con lo siguiente: - Disminuya el Vdsat para los 4 primeros PMOS a alrededor de 0,1 ~ 0,12 V - Reduzca el nodo de salida (actualmente a 1.037 V) a 750 mV manteniendo la ganancia lo más alta posible para maximizar el swing. - Haga que todos los MOSFETS operen en saturación

NOTA: No se preocupe, la fuente de corriente Tail NMOS ya que Vdsat parece ser mayor que VDS en la captura de pantalla actual, sin embargo, puedo poner mi MOSFET en saturación simplemente bajando el voltaje de polarización en 5 mV.

Cualquier ayuda para lograr el requisito anterior sería muy apreciada.

SI ALGUNO DE LOS PARÁMETROS DE DISEÑO NO ESTÁN CLAROS, POR FAVOR, PIDA AQUÍ LA CLARIFICACIÓN.

    
pregunta Rav

1 respuesta

1

El límite inferior para el swing de salida lo establecen los transistores NMOS, es decir, la fuente de corriente de la cola, el par diferencial y el código de caja.

Cosas para verificar:

  1. Tensiones de saturación de los transistores NMOS. ¿Todo abajo, digamos, 120mV?
  2. El sesgo del código de cas, debe ser lo más bajo posible y tan alto como sea necesario. Debe estar en el orden de 3 * Vdsat + 1 * VT.
  3. Entrada de voltaje común. La oscilación de salida depende de la tensión del modo de entrada en modo común. Para la máxima oscilación, se requiere un voltaje mínimo de entrada en modo común. El mínimo sería alrededor de 2 * Vds + 1 * VT.

Para llevar la salida a 750 mV, debe aplicar retroalimentación, por lo que debe tener un banco de pruebas adecuado.

    
respondido por el Mario

Lea otras preguntas en las etiquetas