¿Cuál es la forma correcta de escribir una tabla de verdad de multiplexor 2 a 1?
En un par de tutoriales que he encontrado ( 1 , 2 ), la tabla se presenta de la siguiente manera:
Sinembargo,losmismostutorialesmuestranlatabladeverdaddelmultiplexor4a1delasiguientemanera:
Siesteeselcaso,¿porquélatabladeverdad2a1noeslasiguiente?
Tambiénencontréotrostutoriales(
Un multiplexor es una colección de puertas donde ninguna está dispuesta para retener un estado interno. Se puede utilizar una tabla de verdad de todas las combinaciones de entrada posibles para describir un dispositivo de este tipo. Un multiplexor 2: 1 tiene 3 entradas. Por lo tanto, una tabla de verdad completa tiene 2 ^ 3 u 8 entradas. Las tablas de verdad en la pregunta solo tienen 4 entradas y, por lo tanto, no llegan a describir un multiplexor 2: 1.
Es interesante que la mayoría de los enlaces en la pregunta tienen tablas de verdad de multiplexores 2: 1 que tienen 8 entradas.
Los diagramas de conmutación generalmente se usan en diagramas de bloques donde un multiplexor 2: 1 es parte de un circuito más grande. Sin embargo, el símbolo más común utilizado es el siguiente:
En cuanto a qué entrada se pasa a la salida del multiplexor en función del valor de la línea de selección ... Si se presiona, diría que la tercera tabla es el comportamiento esperado. Espero que un valor de selección de cero pase la primera entrada y un valor de selección de uno pase la segunda y así sucesivamente. Eso no quiere decir que la 1ª mesa está equivocada. También representa un multiplexor. De hecho, si todas las líneas de selección estuvieran invertidas (en este caso solo hay 1), este sería el comportamiento esperado.
Lea otras preguntas en las etiquetas digital-logic logic-gates multiplexer