¿Cuál es el mejor método para determinar los capacitores de derivación para cada chip en los sistemas de señal mixta? [cerrado]

0

En las hojas de datos de los chips, por lo general tienen diseños de referencia y a esos diseños los condensadores de derivación están predeterminados. Pero, cuando examino algunos diseños de alto nivel de esos chips, veo diferentes capacitores de derivación. Por ejemplo, si el capacitor de derivación en el diseño de referencia se muestra solo como 1 uF, veo capacitores de 0.1 uF, 1 uF y 15 uF en un circuito de aplicación específico de ese chip. Por lo tanto, en los diseños de señal mixta, el diseñador se preocupa más por los capacitores de derivación.

Quiero saber el cálculo de los valores de capacitancia y qué tipo de condensador debo usar en cada aplicación específica, rango de potencia y rango de frecuencia. Para aclarar más esta pregunta, dibujo este ejemplo de sistema de señal mixta a continuación:

Hay bloques digitales, bloques analógicos y un bloque de RF en el sistema. Para hacer un caso, digamos que hay dos chips digitales que funcionan en 400 MHz y 200 MHz y dibuja pulsos de drenaje de 100 mA y 50 mA de forma secuencial. Y en los bloques analógicos, hay un ADC que procesa una señal muy sensible (por ejemplo, unos pocos nV) en un rango de 10 a 50 MHz. Otro bloque analógico también se puede considerar sensible y funciona en un rango de frecuencia de 5 a 20 KHz (acústico). Luego hay un bloque de RF que transmite ondas portadoras de 1 GHz, 20 dBm. Entonces, si también agregamos MCU al sistema, ¿cómo deberíamos calcular los condensadores de derivación y cómo elegir también los tipos de condensadores? Por favor, haga su caso con cálculos y razones. por favor sea determinista en lugar de empírico.

    
pregunta Alper91

1 respuesta

1

Depende. No hay cálculos universales para responder a su pregunta. Bueno, a excepción de los circuitos SMPS donde la funcionalidad del núcleo es la ondulación de voltaje y las corrientes de ondulación son significativas.

Una forma de ver el plano de potencia es como una impedancia de red de potencia, tratando de minimizar la impedancia permitiendo el mejor tiempo de reacción posible de los componentes con un mínimo de rebote a tierra. El otro enfoque es ver el plano de poder como un cubo de electrones que no deberían tambalearse demasiado con los circuitos de conmutación.

Estos enfoques no se excluyen mutuamente, ya que los grandes límites reducen la ondulación del voltaje y los pequeños límites son buenos para la impedancia de alta frecuencia.

Una cosa muy importante para recordar cuando se conectan capacitores de diferentes tamaños en paralelo es que esto crea picos inesperados de impedancia. Por lo tanto, en general, debe tener cuidado de no crear una zona de alta impedancia en una frecuencia de carga de circuito.

La mayoría de las personas simplemente colocan un tapón de derivación de 100 nF en cada pin de alimentación y agregan un tapón más grande (10uF o similar) más alejado de un componente principal como FPGA o un ADC de alta velocidad. Para circuitos de alta velocidad, es posible que desee utilizar una herramienta como murata simsurfing para elegir el valor / tamaño físico de un capacitor específico para crear un descenso resonante en la frecuencia fundamental. Tenga en cuenta que al ajustar el condensador de esta manera, el circuito se puede cambiar más rápido, lo que a su vez puede crear una EMI peor.

Y como nota final, siempre conecte las tapas de derivación hasta el pin de alimentación, no a cinco milímetros de distancia, si es posible. Es ideal para conectarse a los pines GND y VCC de esta manera, pero puede pegar el otro extremo de la tapa y el pin GND al plano GND con una vía según sea necesario. Tener las tapas de derivación en el otro lado de la PCB degrada el rendimiento, ya que existe una inductancia vía adicional, pero esto se vuelve significativo solo a medida que aumentan las frecuencias.

    
respondido por el Barleyman

Lea otras preguntas en las etiquetas