Una placa digital tiene un reloj cuadrado unipolar de 250 MHz. Si el reloj en la placa en todos los lugares debe tener todos los componentes armónicos que tienen más del 10% del valor de CC, la placa debe estar diseñada de al menos-
A) 250 MHz B) 750 MHz C) 1250 MHz D) 2500 MHz
La respuesta dada es 1250 MHz . ¿Puedes explicar cómo resolver este problema?
Para su conveniencia numéricamente, asumo que el voltaje de CC de la línea de alimentación es de 2V. Esto hace que la amplitud del reloj de onda cuadrada 2 Vp-p (asumiendo una etapa de salida perfecta).
La amplitud de la onda sinusoidal fundamental del reloj es ligeramente superior a 2 Vp-p x 4 / pi = 2.546 Vp-p o 1.273 Vpeak.
Por lo tanto, la pregunta realmente se convierte en qué armónico de frecuencia más alta tiene una amplitud máxima que supera los 0.2 Vpeak (10% del riel de CC).
Los armónicos de onda cuadrada son así (la frecuencia es irrelevante): -
Como se puede ver, el quinto armónico está un quinto abajo sobre el fundamental y en nuestro caso tendrá una amplitud de 0.2546 Vpeak (aún por encima de 0.2 Vpeak). Sin embargo, el séptimo armónico tendrá una amplitud de 0.182 Vpeak, por lo que el quinto armónico es la frecuencia más alta que todavía tiene una amplitud mayor al 10% del riel de CC.
250 MHz x 5 = 1250 MHz.
Lea otras preguntas en las etiquetas pcb digital-logic clock-speed clock