Puertas y pérdida de energía [cerrado]

Esto es nota notablemente relacionada con el foro, pero supongo que lo que el libro quiso decir es que los chips de puerta típicos no se dibujan al corriente en estado estable.

Esto no sucedió en días anteriores (cuando TTL gobernó el mundo), pero hoy en día, esto es casi verdadero con los chips CMOS. Eche un vistazo a la implementación de una puerta NAND, por ejemplo:

Seacualseaelestadodelasentradas,veráquehayunarutadesalidaatierra(Q3yQ4),ounarutadeVddalasalida(Q1oQ2),perolacorrientenuncapuedeirdevddaGround(másdetallessobrecómofuncionanlasfuncionesbásicasdeCMOSsepuedenencontraren aquí ) . Además, las entradas son puertas FET, la corriente extraída de las entradas es nula.

Entonces, esta puerta, en estado estable, no dibuja ninguna corriente (bueno, casi).

Sin embargo, cuando el estado de salida cambia, durante el tiempo en que los FET cambian de estado, puede haber una corriente que fluye directamente de Vdd a tierra (cuando los FET están en su región lineal, es decir, medio bloqueo, medio paso). Así que mientras más cambios de estado, más consumo de energía. Es por eso que el consumo de energía de los procesadores depende en gran medida de su frecuencia de operación.

Ahora, también hay una pequeña corriente de fuga, incluso cuando los FET están bloqueando. Y también hay una corriente de fuga de compuerta, lo que hace que las corrientes de entrada no sean exactamente nulas. Esto conduce a unos pocos cientos de nA desperdiciados, por lo general.

Seguro que hay pérdida de energía, cada vez que la salida de la puerta o la entrada cambia de estado, la capacitancia está cargada o descargada, esta energía nunca puede recuperarse y se disipa como calor. Por lo tanto, la pérdida de energía es proporcional a la frecuencia de conmutación.

^{simular este circuito : esquema creado usando CircuitLab}

Figura 1a. Configuración de salida CMOS. 1b. Representación de conmutador cableado.

  

... no tenemos transferencia de corriente directa de Vdd a Vss ...

Hacemos esto asegurándonos de que solo el transistor pull-up o pull-down (M1 o M2) esté encendido, pero nunca ambos juntos. La figura 1b podría hacer esto un poco más claro. Si el interruptor HI está cerrado, la salida es alta. Si el interruptor LO está cerrado, la salida se tira LO. Si ambos están cerrados tendríamos una alta corriente entre Vdd y Vss (¡así que intentamos evitarlo!).

Esto es cierto para la condición estática, pero cuando cambiamos hay capacitancia en la etapa de salida (puertas de los transistores, etc.) y en las etapas de entrada de los siguientes dispositivos. Esto requiere algo de corriente para cargar y descargar, por lo que el consumo de energía aumenta a medida que aumenta la frecuencia.