¿Por qué los pines de LPC21xx están por todas partes?

Sin duda, será una consecuencia de cómo el chip se presenta internamente, combinado con el hecho de que es bastante raro que en las aplicaciones de microcontroladores se necesiten bloques de pines IO consecutivos para hacer buses anchos, etc. una alta prioridad y no vale la pena gastar un área adicional de silicona en. Por supuesto, esta lógica se rompe un poco en partes con interfaces de bus externas, lo que hace que el diseño, particularmente con los QFP, sea una pesadilla, pero los usuarios de volumen probablemente usarán BGAs para ahorrar espacio. Siempre he pensado que los 208QFP parecen un poco ridículos ... !

Hay muchas razones por las cuales los pinouts son como son.

Lo más fácil de abordar primero son los pines de alimentación / tierra. Los chips avanzados organizarán sus pines de potencia / tierra para minimizar la inductancia y para reducir el "área de bucle" de las señales más la ruta de retorno de la señal. Esto mejorará la calidad de la señal y reducirá la EMI / RFI. Lo peor que puede hacer por la potencia / conexión a tierra es lo que se hizo en las piezas originales de la serie 74xxx con potencia en una esquina y tierra en la otra. Xilinx tiene un libro blanco sobre su arreglo de "chevron escaso" que es interesante. Si busca en su sitio web tienen muchos otros documentos y presentaciones que hablan sobre resultados medidos reales y otras cosas. Otras compañías han hecho cosas similares sin todo el bombo y la documentación.

Para MCU's, donde la mayoría de los pines son configurables por el usuario, realmente no hay una manera buena o mala de hacer los pinouts (excluyendo potencia / tierra). Es casi seguro que todo lo que hagan, estará mal. Es muy parecido a que compramos un vestido para la esposa: no importa qué, será el tamaño, estilo, color, ajuste, etc. incorrectos. Puede compensar el software utilizando diferentes pines GPIO o mediante una PCB creativa. enrutamiento, o por enrutamiento PCB no creativo (también conocido como agregar más capas).

Otra posibilidad es que los pines se hayan optimizado para enrutar el PCB en capas mínimas, pero no lo ves. Las CPU, por ejemplo, que requieren la conexión a un conjunto de chips específico (o RAM) a menudo tienen sus pinouts diseñados para facilitar esa interconexión / enrutamiento. Esto es común en cosas como los chipsets Intel w / Intel de la CPU. Esa es la única forma en que puede obtener dos BGA de más de 800 bolas para conectarlas en un PCB de 4 o 6 capas con otros planos de potencia / tierra. En estos casos, a menudo hay notas de aplicaciones que explican cómo realizar el enrutamiento.

Y la tercera posibilidad es que es tan simple como "así es como terminó". Es similar al enfoque "haga lo que hagamos, será incorrecto", por lo que simplemente hacen lo que sea más fácil o más barato. No hay magia real aquí ni misterio aquí. En el pasado, había chips que eran populares, pero la gente se quejaba de los pinouts, por lo que años más tarde saldría otra versión de la parte que es funcionalmente la misma pero con los pines movidos para facilitar el enrutamiento de PCB.

No importa qué, al final "es lo que es" y simplemente nos ocupamos de ello. Sinceramente, no causa demasiados problemas, y estamos tan acostumbrados que no nos molesta (mucho).

Los pines de IC están realmente determinados por el diseño del circuito en el chip dentro del paquete.

Hay varias consideraciones para los diseñadores de diseño de IC, pero sería poco probable que las asignaciones de pines externos difieran mucho de la disposición de la almohadilla de la matriz.

Una de las consideraciones sería la distribución de energía alrededor del chip, lo que significa que VDD (o VCC) y tierra pueden aparecer en lugares inesperados.

Siempre hay una buena razón para ello. Créeme, los diseñadores de IC no hacen las cosas de manera arbitraria.

Si observa detenidamente, puede ver que están en orden, pero no agrupados. Probablemente todo se reduce a lo fácil que es fabricar el chip.

Tiene que ver con los lugares donde una señal determinada se acerca lo suficiente al borde de la matriz para hacer una almohadilla de unión allí. Eso determina el orden que tendrán los pines. A veces se pueden cambiar algunas señales, pero tenerlas todas en un orden lógico puede aumentar el tamaño del dado, lo que significa un costo adicional.

Los circuitos integrados pueden tener una capa de redistribución, lo que permitiría asignar cualquier pin a cualquier ubicación, pero esto solo aumentaría el costo del troquel en un 5-10%.

Cada fabricante elige una de las formas:

1) Chip de diseño con pines de salida fijos (un trozo un poco más grande = > más caro)

2) Tener pines aleatorios (más baratos)

3) Tiene 1 capa adicional (un poco más cara de fabricar)

La razón es que la organización de los pines en un orden lógico está muy abajo en la lista de prioridades de una compañía de chips. A la mayoría de los diseñadores que les importan (que generalmente no incluyen a personas robóticas aficionadas) usarán un paquete CAD que tiene el pinout en alguna biblioteca, por lo que tampoco les importa. Por lo tanto, otros factores, como el diseño eficiente del chip die, son más importantes.

Tenga en cuenta que para algunos pines, a los fabricantes de chips les importa:

• los pares balanceados (Ethernet, USB) están al lado o cerca
• las conexiones xtal están cercanas (con un pin de tierra cerca, pero no en algunos PIC ..)
• los pines de tierra y de alimentación están al lado o cerca, por lo que se puede agregar una tapa de desacoplamiento cerca de los pines

Recuerdo que hace unos 30 años intenté hacer una PCB Z80 de una sola cara. Obtuve la mayoría de las líneas enrutadas, pero esos tontos pines del bus de datos lo hicieron imposible.