¿Este circuito de decodificación de direcciones es correcto?

Su circuito no funcionará según lo previsto. Este no es un problema simple o típico de decodificación de memoria, ya que las direcciones de inicio y finalización no son múltiplos integrales de las capacidades de RAM: 4 K (4.096 decimal) o 1000 Hex.

Debe tener en cuenta el desplazamiento hexagonal de 50 en las direcciones proporcionadas para que la dirección suministrada en la parte inferior (2050h o 3050h) se alinee con la dirección 0000 en la (s) RAM (s). Esto requerirá algún tipo de lógica de sumador.

Si las RAM fueran de mayor capacidad, es probable que pueda salirse con este tipo de descodificación simple porque el espacio requerido de X050 a Y04F cabría dentro del espacio de RAM más grande. ¿Debe haber dos RAM separadas en la solución? ¿Se debe combinar estrictamente la acción de escritura y lectura de las RAM en el área de 2050h a 404Fh de la RAM? En otras palabras, ¿hay otros dispositivos en el espacio de memoria adyacente (por ejemplo, a 204Fh y 4050h) que colisionarían con las operaciones de RAM realizadas más allá del espacio de dirección de origen especificado? Estas son todas las consideraciones que quizás hagan el diseño del decodificador.

De acuerdo con el esquema, las direcciones inicial y final enumeradas no son correctas. De hecho, la última dirección de los 4 enumerados no está asignada a ninguno de los chips de memoria.

De acuerdo con el esquema, una de las direcciones de inicio puede ser 2000H y el final puede ser 2FFFH. Y la dirección de inicio del otro chip podría ser 3000H y el final podría ser 3FFFF. La respuesta debe ser algo ambigua ya que no hay números de pieza de chips.