He comenzado a escribir bancos de pruebas serios con muchos bucles que tienen bucles internos para verificar todas las posibles condiciones de entrada de un diseño.
Algunos de los bancos de pruebas tardan una hora en terminarse. Me pregunto cómo las personas ejecutan estos bancos de prueba más rápido? ¿Usan supercomputadoras?
Puede encontrar otro simulador como ghdl (código abierto) es más rápido que ISIM para muchos diseños, aunque hay menos ( no) dinero de desarrollo disponible para optimizar su rendimiento.
Si estructura sus bancos de prueba como pruebas independientes, como lo favorece Vunit (un marco de prueba de unidades VHDL) , puede ejecute varias instancias de ghdl (o herramientas de simulación comerciales como Modelsim si puede pagar suficientes licencias) en paralelo, simplemente configurando opción de línea de comando , hasta el número de procesadores en su sistema.
(Esto supone que estás usando vhdl, no mencionaste ningún HDL en tu publicación. No sé el estado de las herramientas de simulación para verilog)
Lea otras preguntas en las etiquetas fpga simulation digital-logic xilinx