He estado tratando de construir una sólida comprensión de la síntesis digital. Y he encontrado un libro útil ( this ) para ello, específicamente I ' m en "optimización arquitectónica" ahora (sección 4.5). En dicha sección se explica la compensación entre el Área / Latencia / Tiempo de ciclo, la explicación se divide en tres subsecciones: Área / Latencia; Ciclo-tiempo / latencia; Ciclo-Tiempo / Área. Básicamente, se considera la relación entre las dos variables, asumiendo que la tercera es fija.
Tengo problemas para entender la compensación del tiempo de ciclo / latencia aquí es lo que informa el libro:
Consideramos gráficos de secuenciación que son representativos de Especificaciones iniciales del circuito o derivadas por enlace. Dejenos considerar Circuitos dominados por los recursos primero. Para cada valor del ciclo de tiempo de intereses, las correspondientes demoras de ejecución de las operaciones pueden ser Derivado y un cronograma mínimo de latencia calculado. Alternativamente, La programación con encadenamiento se puede realizar considerando la Retrasos en la propagación de los recursos. Consideremos ahora el caso en que nos interesa el mínimo de ciclopeo compatible con un latencia dada. Cuando los recursos son de naturaleza combinatoria, el El problema se reduce a determinar los límites de registro que optimizan. el tiempo de ciclismo. Este problema ha sido referido como volver a sincronizar, y se trata en la Sección 9.3.1. La formulación y su solución pueden ampliarse para hacer frente a los recursos secuenciales al modelarlos como Interconexiones de un componente combinacional y registro. Estas Se pueden aplicar consideraciones a los circuitos generales cuando la unión de los multiplexores y registros están especificados y fijos y cuando el El cableado y el área de la unidad de control y el retardo pueden aproximarse como constantes o descuidado. Bajo estas suposiciones el área general es constante. Entonces, los multiplexores pueden ser considerados como combinacionales adicionales Recursos con sus correspondientes retrasos. El ciclo de tiempo / latencia Los puntos de compensación pueden determinarse nuevamente programando con encadenamiento o retiming.
Realmente no entiendo por qué es necesario estudiar el tiempo / latencia del ciclo de compensación, intentaré resaltar lo que no entiendo:
Para cada valor del ciclo de tiempo de intereses, las correspondientes demoras de ejecución de las operaciones pueden ser derivado y una programación de latencia mínima calculada.
Parece que en esta oración el tiempo del ciclo puede afectar de alguna manera la programación de recursos y no entiendo por qué ... Si define las etiquetas de tiempo, éstas son independientes del tiempo del ciclo y, de todos modos, puedo realizar la programación de recursos. , dado que es independiente del tiempo de ciclo, asumo que un horario de latencia mínimo es el mismo, independientemente de lo que realmente sea el tiempo de ciclo.
Consideremos ahora el caso en que nos interesa el mínimo de ciclopeo compatible con un latencia dada
De nuevo aquí, no obtengo las relaciones que existen entre el tiempo de ciclo y la latencia, especialmente si no obtengo el "compatible". El tiempo del ciclo no puede ser más largo que la latencia, pero para un programa dado, el tiempo del ciclo debería ser fácil de derivar.
Creo que si entiendo cuál es el punto real en las oraciones, señalé que el resto debería ser fácil de entender.