¿Cómo calculo el conteo de puertas y la potencia dinámica para un diseño en Xilinx? Estoy haciendo un proyecto en Xilinx usando ISE 14.7. No entiendo el conteo de puertas y la potencia dinámica para el diseño.
¿Cómo calculo el conteo de puertas y la potencia dinámica para un diseño en Xilinx? Estoy haciendo un proyecto en Xilinx usando ISE 14.7. No entiendo el conteo de puertas y la potencia dinámica para el diseño.
No puede obtener un conteo de puertas equivalente a ASIC directamente en un FPGA. Lo que puede obtener son listas de las primitivas FPGA utilizadas por el diseño. Compruebe los informes _utilization_synth.rpt y _utilization_placed.rpt.
En cuanto a las estimaciones de consumo de energía, verifique el informe _power_routed.rpt. Esto mostrará una lista de la potencia estática y dinámica, así como las estimaciones del rango de temperatura si ha especificado correctamente el disipador de calor.
Edit: oops, estás usando ISE. El recuento primitivo estará en los archivos .map, .mrp y .par. Para poder, deberá ejecutar el analizador de energía. Consulte enlace .
Lea otras preguntas en las etiquetas xilinx