¿Alguien puede decirme cómo obtener el número de pares de LUTs-ff y la celda lógica utilizada en la condición más eficiente e ineficiente en mi Resumen de diseño de ISE?
Puedo ver que hay datos de 'Número de LUT de corte' y 'Número de Flip-flops', así que estoy pensando si la suma de estos 2 datos es la cantidad para la condición más ineficiente.
Creo que las condiciones "más eficientes" y "más ineficientes" de la utilización del par LUT-FF se refieren a qué tan bien está empaquetado su diseño en las celdas lógicas.
Suponiendo que cada celda lógica tiene 1 LUT y 1 FlipFlop, el escenario "más eficiente" es cuando usas cada par de LUT-FF de cada celda lógica, de modo que si usaste LUT "L" y FF "F", usaste solo celdas "C", donde
C = L = F
es decir, no se desperdicia ningún recurso en ninguna de las celdas.
En la misma situación, el escenario "más ineficiente" es cuando no ha podido usar un solo par de LUT-FF, de modo que el uso de LUT "L" y flip-flops "F" hizo que usara la lógica "C" celdas, donde
C = L + F
.i.e. El recurso de cada célula se desperdicia.
Esto es, por supuesto, simplista, ya que hay otros factores que incluyen elementos de ruta y amp; control de restricciones de conjuntos, que están fuera del alcance de esta respuesta.
Creo que el informe del mapa, design_name .mrp tendrá este detalle en la sección Slice Logic Distribution .