Tengo problemas con un comparador de TI (LMH7322). Lo uso en el circuito que se muestra en la imagen adjunta "Comparator_1" .
LassalidasvanaunFPGA.Sesuponequeelcircuitotomaunaseñaldeentradadeterminaciónúnica(VG2),queseencuentraentre+/-1Vahasta80MHz,ylaconvierteenunaseñalLVDS.ElsimuladorTINAproporcionaunasalidaconstanteenlaconfiguraciónquesemuestra(1.4VenVoutBy1.0VenVout).Enrealidad,tantoVoutcomoVoutBestána1.8V,conruidoaunafrecuenciaquecoincideconlafrecuenciadeentrada(VG2).Penséqueelsimuladorestabaequivocadoydescubríquealaumentartodoslosvoltajesen1.6V(comoen"Comparator_2" )hacequeelsimuladorfuncione(tengaencuentalared"false_ground" y el voltaje VS6).
Por lo tanto, creo que el simulador tiene un problema.
Las salidas QOUT y QBOUT La hoja de datos de la parte ( LMH7322 hoja de datos ) indica que QOUT y QBOUT debe tener niveles VCCO-1.5V y VCCO-1.1V o VCCO-1.1V y VCCO-1.5V. Tenga en cuenta que mi configuración es como se muestra en la Figura 11 de la hoja de datos con VCCI y VEE configurados en +/- 3.4V respectivamente.
Tengo dos preguntas: ¿Está de acuerdo en que el problema mostrado por la simulación es realmente un problema con el modelo de simulación? ¿Por qué los resultados del comparador serían ambos a 1.8V en lugar de 1.0V o 1.4V?
Editar: Las salidas van directamente a los pines FPGA y la resistencia de terminación (R3) está cerca de estos pines. El FPGA es un Altera Cyclone IV. Los pines FPGA están en un banco cuyo voltaje de E / S es de 2,5 V (como se requiere para LVDS en este FPGA) y los pines están configurados como entradas LVDS.