Necesita ayuda para una implementación de Dflop en LTspice

Navega tus respuestas
0

Estoy tratando de implementar un filtro de rebote analógico que usa un temporizador 555 y un D-flop. Aquí es el circuito recomendado.

Pero cuando simulo esto en LTspice como se muestra a continuación, la salida es de 1V constante:

(por favor haga clic izquierdo para ampliar)

Sobre V2 rojo representa el reloj temporizador 555, V1 verde representa la señal de entrada ruidosa; y azul Vout representa la salida.

¿Por qué la salida que se anuncia no es la misma que en la página que sigo? ¿Cómo puedo corregirlo?

    
pregunta user16307

1 respuesta

1

Para obtener ayuda con LTspice DFLOP, consulte este shackexchange topic . Es probable que algunos umbrales lógicos no estén configurados correctamente. Los niveles de voltaje predeterminados para los elementos lógicos son 1V, y su entrada nunca baja de 1V; por lo tanto, la salida siempre es alta.

Sin embargo, el problema más grande es con el circuito "recomendado". Si la entrada tiene un fallo accidental y la basura que rebota coincide con el borde de retención del reloj 555, la salida del circuito podría producir una señal sólida para la duración del reloj completo. Normalmente, todos los circuitos de desalojo funcionan según el principio de integración, no solo mediante un muestreo simple por flip-flop.

    
respondido por el Ale..chenski

Lea otras preguntas en las etiquetas

¿Cómo hago la transición de un estado a otro con d-flip-flops? (bloqueo digital) Cálculo de capacitancia paralela al diodo TVS bidireccional