Básicamente, quiero construir un circuito que tome una entrada. Cuando la entrada es 1, el circuito genera un 1. Sin embargo, en el siguiente reloj ascendente, emitirá un 0 por el resto del tiempo, independientemente de cuál sea la entrada.
¿Es este el comportamiento que estás buscando?
Eso supone que el estado inicial del flip flop es cero. Reinicie el flip-flop a '0' manualmente cuando desee comenzar de nuevo. No indicó si la señal de entrada ya estaba sincronizada con el dominio del reloj: agregue un par de registros de metaestabilidad a la entrada, si no.
No puedo decir de tu descripción qué termina esta secuencia. Supongo que terminará en el próximo cero y se repetirá.
Lea otras preguntas en las etiquetas digital-logic logic-gates