Pude encontrar el período sin los diodos que era T = 2RCln (3)
Pero no puedo encontrar la expresión cuando conectamos los dos diodos. (Nuestro curso dice que es: T = RCln ((VDD + Vd) / vt). No puedo descubrir cómo obtuvimos esta expresión)
Este es el circuito:
Explique cómo obtener la expresión del período de este circuito y gracias.
Así es como funciona. (Aunque no estoy de acuerdo con este ejemplo académico) La 2ª etapa bombea la corriente máxima en el diodo, mientras que la tapa está saturada y se carga para que la entrada alcance Vdd + Vf, (según el diodo y la ESR de la familia de CMOS), el diodo se apaga y decae por logaritmo natural hasta el umbral \ $ v_t \ $ (decaimiento exponencial) Así, el período medio se convierte en ...
\ $ \ frac {1} {2} * \ frac {1} {f} = T \ $ (= 7.87us en mi simulación)
\ $ T = RC * ln ((V_ {DD} + V_f) / v_t) \ $
por lo tanto 100k * 100e-12 * ln ((5 + 0.579V) /2.5V) = 8.03us con una discrepancia de 1.6%
Tengaencuentaquelosdiodosquehemodeladoaquícaen580mVconpicosde30mAquepuedenserunafuentedeerror,asícomotoleranciasdeVtycomponentes.
Otrosdetalles
Lassuposicionesdetrásdeestemodelosonerróneasdemuchasmaneras,enrealidadconefectosdebloqueodeSCRsiexcedeelvoltajedeentradamáximoabsoluto.(Vss+0.5yVcc-0.5V)queseagregaparaciertaprotecciónESD.CreoquedeberíanprohibirestediseñoporrazonesdetensióndediodoESD,egresodeEMI,posiblebloqueodeCMOSyoscilacionesespuriasendispositivosmásrápidos,peronosepreocupen
LosdispositivosCMOSrealesvienencondiodosSchottkyendosetapas.Debenserpequeñosparatenerunareacciónrápida,porloquetodostienenunacapacidadnominalde5mAmáx.Porlotanto,estecircuitoesunmaldiseñoaseguir,perosepuedemejorarparaprotegerdiodosESDoagregardiodosSchottkymuchomásgrandes.Peroentoncesestonoesmuyeficienteycausagrandespicosdecorriente)
Tuvequeagregarunasalida50Rparasimularlaimpedanciadesalidadelapuertade74HCyagregar50pFparaevitaroscilacionesfalsasjustoantesdealternar.
Peroparaanalizarelcircuito,observaelpulsodiferencialquedecaeaVcc/2yluegocambialapolaridad.Porlotanto,elvoltajemáximoenlaentradadela1ªpuerta(enteoríasimple)esVf+Vddy,porlotanto,decaeaVdd/2paralaconstantedetiempoSegúnmiexperiencia,puedoestimardemaneraaproximadalaESRdecualquierdiododirecto,demaneraquesitieneunaclasificació[email protected](elmáximoabsolutofueradeVdd,Vssantesdequeseproduzcaellatchup)estoesequivalenteaunESRde<=100ohmiosalacorrientenominal.
Porlotanto,enmisimulacióncon100pFdetapay50RESRy100Rdiodo,elpicodecorrientedecarga"dv / dt" tiene un pico de 15 ns de ancho con un tiempo de subida de 2 ~ 3 ns. (que arroja espectro desde la velocidad de reloj hasta 1 / 15ns = 66Mhz y luego los armónicos por encima de eso a 1 / (2 ~ 3ns) = 333MHz a 500MHz. Interferencia desagradable ...
Algunos diodos en dispositivos más nuevos pueden tener una clasificación de 20 mA máx. absoluto constante.
Un circuito más simple utiliza una compuerta Schmitt Inv o NAND con 1 compuerta y una retroalimentación de entrada R y C para gnd con una onda triangular en la entrada de 1/3 a 2/3 Vdd en lugar de una diodo diferenciado señal cortada decayendo a través de Vdd / 2 +/- 30% sobre la temperatura
Pongamos algunos números y veamos si eso te ayuda. Supongamos que Vdd = 5 y Vd = 0.7. Sin los diodos, si Vo2 se hubiera agotado, el condensador comenzará a cargarse hasta que tenga 2.5V a través de él. Esto hará que Vo2 suba y el extremo opuesto irá Vdd + 2.5 = 7.5V. Comenzará a descargarse desde allí. Ahora incluimos el diodo a VDD y pasa algo diferente. El diodo debe estar sesgado hacia adelante cuando Vo2 sube y conduce una gran cantidad de corriente. Lo hará hasta que se apague en Vdd + Vd o 5.7V. Así que ahora su capacitor está comenzando a descargar a 5.7 en lugar de 7.5. ¿Lo ves?
Lea otras preguntas en las etiquetas multivibrator astable