Necesito un segundo canal de entrada asíncrono en serie en el MSP430G2553 y me gustaría usar SPCI USCI para hacer esto.
¿Es la velocidad de transmisión de USCI SPI lo suficientemente estable para hacer esto a 300 baudios, 2400 baudios o 9600 baudios? Actualmente estoy usando el reloj de 8 MHz.
¿Hay alguna otra opción que pueda salvarme de los golpes de bits?
¿Podría ser posible hacer una recepción asíncrona al iniciar la salida del reloj cuando se recibe el bit de inicio?
Mi pensamiento actual para Rx en el SPI a 300 baudios es el siguiente:
- inhabilitar la interrupción de bit de inicio
- esperar 1/2 bit
- habilitar Rx
- Interrupción Rx
- habilitar la interrupción de bit de inicio
Uno puede usar la recepción de 10 bits en algunos de los otros miembros de la familia que contiene un SPI.
Tenga en cuenta que esta es una pregunta similar a: ¿Puedo usar SPI para la salida en serie asíncrona? pero la respuesta es mucho más compleja porque la salida del reloj SPI debe estar alineada con el flujo de bits Rx.
Sólo es posible la mitad dúplex si quieres hacer Tx de la misma manera.
Gracias.